CoWoS vs SoIC:2.5D 與 3D 先進封裝有甚麼分別?
目錄
CoWoS 是 2.5D 先進封裝平台,主要把邏輯晶粒與 HBM 在中介層上橫向整合;SoIC 是晶圓級 3D 晶粒堆疊平台,透過高密度垂直連接縮短晶粒距離。 兩者處理的空間維度與互連密度不同,一個產品也可以先用 SoIC 堆疊,再進入 CoWoS 與 HBM 組裝。
Klaro Research 核心結論: 投資者應比較每條路線解決的系統問題、量產成熟度、封裝良率、散熱、設備和資本強度。技術名稱只是入口,真正影響收入的是產品採用、產能、良率、測試和交付。
本文資料截至 2026 年 9 月 5 日;TSMC、Intel 與 Samsung 的平台名稱及量產狀態按官方資料核對。
CoWoS 與 SoIC 一分鐘比較
| 維度 | CoWoS | SoIC |
|---|---|---|
| 空間結構 | 2.5D 橫向整合 | 3D 垂直堆疊 |
| 主要任務 | 邏輯晶粒、HBM 與多顆 SoC 的大面積互連 | 邏輯對邏輯、邏輯對基礎晶粒的短距離高密度互連 |
| 介面 | silicon interposer、RDL interposer 或 local silicon interconnect | 晶圓級 chip-on-wafer/wafer-on-wafer 連接 |
| 系統優點 | 大封裝、HBM 頻寬、多晶粒擴展 | 更高互連密度、較短路徑與較小 footprint |
| 主要考題 | 尺寸、翹曲、interposer/RDL、載板、產能與良率 | 對位、表面、hybrid bonding、熱路徑、known-good-die 與良率 |
| 公司收入入口 | 台積電封裝、HBM、載板、RDL/bonding/檢測與測試 | 台積電 3D integration、hybrid bonding、檢測量測與測試 |
CoWoS-S、CoWoS-R 與 CoWoS-L 如何分工?
台積電把 CoWoS 平台分成三條主要路線;公司 20-F 同時把先進封裝與晶圓製造列入完整服務能力。[5]
- CoWoS-S: 以矽中介層提供高密度互連,適合高性能運算和 HBM 整合;台積電披露其 interposer 可達約 3.3 倍光罩面積。
- CoWoS-R: 以 RDL interposer 提供較具彈性的互連和機械特性,已於 2023 年量產。
- CoWoS-L: 結合 RDL interposer 與 local silicon interconnect,支援更大型、多晶粒的高密度連接。
不同版本的共同商業鏈是:客戶架構選擇 → 封裝設計與資格 → 晶粒和 HBM 到位 → 組裝良率 → 成品測試 → 收入。[1]
SoIC 的核心是甚麼?
SoIC 是台積電的 wafer-level 3D IC stacking 平台,包括 chip-on-wafer 與 wafer-on-wafer 形式。完成的 SoIC 晶粒堆疊可以再採用 CoWoS 或 SoW 等平台,組成更大型系統。[2]
SoIC 的高密度連接有助提升頻寬密度與功耗效率,同時把製程控制推向更嚴格的對位、表面平整、銅鍵合、缺陷與熱管理要求。這使 Besi、ASMPT、Onto和 Camtek等設備公司的產品成為投資鏈的一部分。
CoWoS 與 SoIC 為甚麼可以同時使用?
假設一個 AI 加速器先把運算晶粒垂直堆疊於基礎晶粒,這一步可由 SoIC 類 3D 技術完成;之後再把該堆疊體、多顆 HBM 和其他 I/O 晶粒橫向整合,便進入 CoWoS 類 2.5D 平台。
上層運算晶粒
→ SoIC 3D 堆疊到基礎晶粒
→ 完成的邏輯堆疊體
→ CoWoS 與 HBM/其他晶粒整合
→ 載板、測試與成品交付
因此,2.5D 與 3D 的投資需求可以重疊,受惠環節則取決於產品實際採用的 interposer、RDL、bonding、測試和載板方案。
Intel 與 Samsung 有哪些對應技術?
Intel 的 EMIB 以嵌入載板的 silicon bridge 做 2.5D 高密度連接;Foveros 提供 2.5D 與 3D 路線,Foveros Direct 使用銅對銅 hybrid bonding。Samsung 的 2.xD Cube 提供 silicon、RDL 和 embedded bridge 類橫向整合,3D Packaging(原 X-Cube)處理垂直堆疊。[3][4]
| 系統任務 | TSMC | Intel Foundry | Samsung Foundry |
|---|---|---|---|
| 橫向 2.5D | CoWoS-S/R/L | EMIB、Foveros 2.5D | 2.xD Cube S/R/E |
| 垂直 3D | SoIC | Foveros Direct | 3D Packaging |
| 研究共同分母 | 客戶採用、互連密度、尺寸、良率、熱、產能、測試與成本 | 同左 | 同左 |
哪些上市公司對 CoWoS/SoIC 更直接?
- 平台與量產: 台積電(TSM)控制 CoWoS 與 SoIC 平台及其製程整合。
- OSAT 延伸: Amkor(AMKR)與 ASE(ASX)承接部分外包封裝、組裝和測試需求。
- 鍵合與組裝設備: ASMPT(0522)、Besi(BESI/BESIY)與 K&S(KLIC)。
- 檢測與量測: Onto(ONTO)、Camtek(CAMT)及 KLA(KLAC)。
- HBM 與載板: 記憶體廠、ABF 載板和封裝材料公司按產品設計參與。
想先比較整條價值鏈,可閱讀 先進封裝概念股;想專注後段設備,可閱讀 先進封裝設備公司。
投資者應追蹤哪些指標?
- 客戶產品採用、tape-out、量產與封裝平台公開資訊;
- CoWoS/SoIC 產能、利用率、良率與交付時間;
- HBM、interposer、RDL、載板和測試的同步供應;
- 鍵合、檢測、量測和測試設備的訂單、出貨與驗收;
- 供應商的產品 mix、毛利、CapEx、CFO 與自由現金流。
CoWoS/SoIC 投資邏輯有哪些風險?
產品架構可以轉向其他 interposer 或封裝平台;大尺寸封裝的翹曲、熱、良率與測試難度也會限制產出。設備供應商還面對客戶集中、訂單時點與驗收波動。當市場估值已包含多年高增長時,產能、收入或自由現金流的延後會放大價格風險。
常見問題
CoWoS 等於 Chiplet 嗎?
Chiplet 描述多晶粒架構;CoWoS 是把多顆邏輯晶粒、HBM 等元件整合的 2.5D 封裝平台之一。
SoIC 一定會取代 CoWoS 嗎?
兩者各自處理垂直與橫向互連。未來產品會按性能、成本、熱、良率和產能選擇其中一種或組合使用。
投資 CoWoS 應只看台積電嗎?
台積電控制平台;設備、HBM、載板、OSAT 和測試公司亦參與交付。各公司收入純度差異很大,應回到財報和產品資格核對。
Klaro Research
資料來源與更新依據
資料截止:2026年9月5日
- [1] 台積電 CoWoS advanced packaging platform
第一方 · 原始資料 · 查閲:2026年9月5日
- [2] 台積電 TSMC-SoIC 3D chip stacking platform
第一方 · 原始資料 · 查閲:2026年9月5日
- [3] Intel Foundry Advanced Chiplet Packaging
第一方 · 原始資料 · 查閲:2026年9月5日
- [4] Samsung Semiconductor Advanced package platforms
第一方 · 原始資料 · 查閲:2026年9月5日
- [5] 台積電/SEC TSMC 2025 Form 20-F
第一方 · 監管申報 · FY2025 · 發佈:2026年4月16日 · 查閲:2026年9月5日
研究限制
- CoWoS 與 SoIC 是台積電品牌平台;跨供應商比較以結構、互連、量產階段和經濟問題作共同分母。
- 客戶產品、良率、單位成本和可用產能多屬商業敏感資料,文章只採公開公司資料。
需要重新檢查的事件
- 台積電更新 CoWoS-S/R/L、SoIC、SoW 或封裝尺寸與量產能力後更新。
- 主要 AI 加速器公布可核實的封裝架構、HBM 數量或 3D 堆疊量產變化後更新。
本文僅供參考,不構成投資建議。