HBM 供應鏈有哪些公司？DRAM、TSV、CoWoS 與先進封裝完整解析

HBM（高頻寬記憶體）是把多層 DRAM 晶粒以 TSV 垂直連接，再與 GPU 或 ASIC 一起整合到先進封裝中的記憶體系統。 因此，HBM 供應鏈不只包括 SK 海力士、美光和三星三家 DRAM 原廠，還包括 base die、晶圓製造、TSV、鍵合、封裝基板、CoWoS、測試、沉積、CMP 與量測設備。

最容易出現的研究錯誤，是把所有「先進封裝概念股」都視為同等 HBM 受惠者。真正的價值取決於公司是否位於量產路徑、每一代 HBM 的內容量是否增加、產能是否稀缺，以及收入能否在財報中被驗證。

一分鐘看懂 HBM 供應鏈

環節	做甚麼	主要參與者	核心瓶頸
DRAM 晶粒	製造多層記憶體 die	SK 海力士、美光、三星	製程良率、容量、功耗
TSV 與堆疊	垂直打孔、連接及堆疊晶粒	三大原廠及設備供應鏈	堆疊良率、翹曲、散熱
Base die	管理 HBM I/O 與邏輯連接	原廠、晶圓代工及 IP 生態	邏輯製程、介面和共同驗證
先進封裝	把加速器與多組 HBM 放在中介層／封裝	台積電 CoWoS、其他 OSAT／封裝平台	中介層、產能、基板、交付周期
設備與材料	沉積、蝕刻、CMP、鍵合、量測、測試	Applied Materials、KLA 等	精度、產能、良率提升
系統驗證	與 GPU／ASIC、封裝和伺服器共同驗證	NVIDIA、AMD、雲端 ASIC 客戶	時程、熱設計、可靠性

Klaro Research 判斷： HBM 的護城河不是單純「把 DRAM 疊高」。每增加層數、速度和容量，製程、互連、熱、封裝與測試難度會同時上升。投資者應追蹤可出貨的合格產品，而不是只看名義產能或送樣新聞。

HBM 為甚麼能緩解 memory wall

GPU 和 ASIC 的運算速度增長很快，但資料若不能及時進出晶片，運算單元便會閒置。HBM 以更寬的介面、較短的連接距離和多層堆疊，提高總頻寬和每瓦資料傳輸效率。

它沒有取代所有伺服器 DRAM、SSD 或儲存。HBM 靠近加速器，負責高頻寬工作資料；傳統 DRAM 提供系統記憶體，NAND／SSD 負責持久儲存。三者需求可以同時受 AI 推動，但價格、供需與盈利周期並不相同。

從 DRAM 晶粒到一組 HBM

1. 製造 DRAM 晶粒

HBM 的每一層仍是 DRAM。更先進製程可改善密度和功耗，但先進節點亦提高製造和良率要求。三大供應商必須同時管理普通 DRAM 與 HBM 的晶圓分配，HBM 增長可能佔用更多晶圓及封裝資源。

2. TSV、減薄與堆疊

TSV（Through-Silicon Via）在晶粒內建立垂直電連接。晶圓需要減薄、打孔、填充、鍵合，再把多層晶粒可靠堆疊。層數增加會提高容量，也會增加翹曲、熱和累積良率難度。

SK 海力士在 HBM4 開發公告表示產品採用 1bnm DRAM 和 Advanced MR-MUF，並已建立量產準備。這可以證明技術狀態，但「準備量產」不應自動改寫成已產生大規模收入。

3. Base die 與介面

Base die 位於記憶體堆疊底部，負責高速 I/O、控制和與加速器連接。HBM4 的介面與邏輯功能提高，令晶圓代工、IP 和客製化機會增加，也使共同設計和驗證更重要。

4. 與加速器一起封裝

HBM 要靠近 GPU 或 ASIC，通常透過中介層和先進封裝整合。台積電在 2025 年報的先進封裝章節說明 CoWoS 把 SoC 與 HBM 整合，CoWoS-S 已量產多年。這一層不只是封裝外殼，而是整個 AI 系統的互連、供電和散熱平台。

HBM4 與 HBM3E 的變化

變化	對供應鏈的含義
更高介面速度	訊號完整性、base die 和測試更困難
更寬介面	封裝和共同設計要求提高
12 層／16 層	減薄、鍵合、翹曲與散熱挑戰增加
更大容量	單顆加速器的記憶體價值提高，但良率損失亦更昂貴
客製化	不同加速器平台需要更緊密驗證，產品可替換性下降

美光在 2026 年 3 月公告表示 12 層、36GB HBM4 已進入大量生產並出貨，規格超過 11 Gb/s、頻寬超過 2.8 TB/s；16 層、48GB 產品則處於送樣。兩者狀態要分開，不應把 16 層樣品也寫成量產。

哪些公司位於 HBM 供應鏈

記憶體原廠

SK 海力士（000660／SKHY）：HBM、DRAM、NAND 供應商，HBM 是公司 AI 記憶體主線。公司與投資途徑詳見SK 海力士公司研究。
Micron（MU）：美國記憶體原廠，已披露 HBM4 大量出貨與後續 HBM4E 進度。公司分析見美光公司研究。
Samsung Electronics（005930.KS）：同時擁有 DRAM、晶圓代工和封裝能力，產品認證、良率和客戶進度是研究重點。

晶圓代工與先進封裝

TSMC（TSM）：CoWoS、SoIC、InFO 等平台把邏輯晶片和 HBM 整合，是 AI 加速器交付的重要產能環節。
其他 OSAT／基板／材料公司：可能參與特定封裝、測試或材料，但必須確認實際客戶與收入，不能只因具備相似製程便假定取得 HBM 訂單。

設備供應商

Applied Materials 在 2026 年設備公告列出面向 DRAM 與先進封裝的 CMP、沉積和電子束量測系統，包括 TSV 填充和 micro-bump 應用。設備能被用於 HBM 路徑，仍不代表其全部收入由 HBM 驅動；投資者要看相關系統的實際出貨和服務收入。

「HBM 概念股」的證據分級

等級	可接受證據	仍不能證明甚麼
A	財報披露 HBM 收入、出貨或明確客戶量產	未來市佔、價格及股價
B	客戶與供應商共同宣布通過驗證或量產	收入金額與毛利率
C	公司宣布產品、送樣或產能計劃	客戶採用與商業規模
D	只有技術能力或市場傳聞	任何真實訂單或收入

Klaro 不會把 D 級證據寫成確定受惠。更廣泛的公司名單可見HBM 概念股，本文則負責供應鏈機制與證據邊界。

HBM 產能不等於可交付產量

投資者常用晶圓投片或封裝產能推算收入，但 HBM 的可售產量還取決於：

DRAM 晶粒良率；
TSV 和堆疊良率；
封裝和基板可用量；
與客戶加速器的驗證；
散熱、可靠性和系統測試；
合約價格與產品組合。

任何一層不足，其他環節的名義產能都可能閒置。這也是AI 基礎設施瓶頸需要跨層判斷的原因。

投資者應追蹤的指標

HBM3E、HBM4、HBM4E 分代收入與出貨狀態；
12 層和 16 層產品由送樣到量產的時間；
HBM 供應合約、價格和已售罄期間；
DRAM 晶圓與先進封裝產能分配；
CoWoS／中介層／基板產能和交期；
毛利率是否被良率、材料和折舊抵銷；
客戶集中、出口限制和庫存周期。

主要風險

市場把名義 HBM 產能當成合格出貨，過度估算收入；
客戶驗證延遲或加速器平台改版；
DRAM 和 NAND 周期下行抵銷 HBM 增長；
先進封裝、基板、電力或散熱限制最終系統交付；
供應商擴產後價格競爭，令單位增長不等於盈利增長；
出口管制改變設備、晶片與客戶可達市場。

常見問題

HBM 供應鏈有哪些公司？

核心是 SK 海力士、美光、三星三家記憶體原廠，並延伸至台積電 CoWoS、設備、材料、基板、封裝與測試供應商。公司是否受惠，要以量產和財報證據判斷。

HBM 是 DRAM 嗎？

是。HBM 以多層 DRAM 晶粒堆疊，但加入 TSV、base die 和先進封裝，系統價值與製造難度高於普通 DRAM 模組。

CoWoS 是否等於 HBM？

不是。CoWoS 是把邏輯晶片與 HBM 整合的先進封裝平台；HBM 是記憶體堆疊。兩者共同構成 AI 加速器封裝，但屬於不同環節。

資料截至甚麼時候？

本文資料截至 2026 年 8 月 1 日，產品量產與送樣狀態以文中官方來源為準。

HBM 供應鏈有哪些公司？DRAM、TSV、CoWoS 與先進封裝完整解析

相關閱讀